(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平9-214314

(43)公開日 平成9年(1997)8月15日

(51) Int.CL.6		識別記号	庁内整理番号	ΡI			技術表示箇所
H03K	19/0175			H03K	19/00	101F	
	19/0185					101B	
	19/0948				19/094	В	


	•	審査請求	未請求	請求項の数8	OL	(全	9	頁)	
(21)出顧番号	特願平8 -15949	(71)出顧人	000003078 株式会社東芝						
(22)出顧日	平成8年(1996) 1月31日	以川崎市幸区場)	崎市幸区堀川町72番地						
		(72)発明者	者 永 松 徹 神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内						
		(72)発明者	替 黒 田 忠 広 神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内						
		(74)代理人	弁理士	佐藤 一雄	643 2	名)			

(54) 【発明の名称】 ドライパ回路装置

(57)【要約】

【課題】 LVDSインターフェースに用いられる定電 流駆動型ドライバにおいて、パッケージのピンに付加し ている寄生容量を充分に高速に充放電し、高速伝送動作 を確保し、レシーバが充分に受信できるようなAC的な 差動振幅を実現する。

【解決手段】 出力端子13、13Bにつながる一対の 伝送路に流れる信号電流の向きを切り替えることにより 信号を伝送するトランジスタ52、53、56、57で 構成される送信回路と、この送信回路の電流値を制御するための定電流源を構成するトランジスタ54、75とを備え、トランジスタ54、75に直列に接続されるトランジスタ76、77のゲートに接続される制御信号入力端子24、25からの制御信号により、アイドル時には、定電流源を、トランジスタ54、75のいずれか一方にすることにより、出力端子13、13Bに流れる信号電流を制限して、電力消費を抑制し、一方、高速信号 伝送時には、定電流源を、トランジスタ54、75の両方とすることにより、出力端子13、13Bに流れる信号電流を増やして、高速信号に対応させる。



【特許請求の範囲】

【請求項1】一対の伝送路に流れる信号電流の向きを切 り替えることにより信号を伝送する送信回路と、

前記送信回路の電流値を制御するための定電流源と、 前記定電流源の電流駆動力を、定電流源の並列数を変え るように制御する、制御手段と、

を備えることを特徴とするドライバ回路装置。

【請求項2】一対の伝送路に流れる信号電流の向きを切 り替えることにより信号を伝送する送信回路と、 前記送信回路の電流値を制御するための定電流源と、 前記定電流源の電流駆動力を、定電流源に与えるバイア スを変えることによって制御する、制御手段と、 を備えることを特徴とするドライバ回路装置。

【請求項3】前記制御手段が、前記定電流源にバイアス を与えるバイアス回路のバイアス設定回路を切り替える ことによって、このバイアスを変えて、この定電流源の 電流を切り替える、請求項2のドライバ回路装置。

【請求項4】前記制御手段が、前記定電流源にバイアス を与えるバイアス回路の出力回路の電流駆動力を切り替 えることによって、このバイアスを変えて、この定電流 20 源の電流を切り替える、請求項2のドライバ回路装置。

【請求項5】定電流源により作られる信号電流の流れる 方向を切換えることによって信号を伝送する、DC的な 差動振幅が実使用する周波数におけるAC的な差動振幅 よりも2倍以上大きい、LVDSドライバーを用いたド ライバ回路装置において、

前記LVDSドライバーに複数の電流源トランジスタを 並列に設け、前記LVDSドライバーの入力信号がアイ ドル状態にあるか否かの動作状態を検知することによっ て、上記各電流源トランジスタのオン、オフを制御し、 これにより前記信号電流の値を制御することを特徴とす るドライバ回路装置。

【請求項6】定電流源により作られる信号電流の流れる 方向を切換えることによって信号を伝送する、DC的な 差動振幅が実使用する周波数におけるAC的な差動振幅 よりも2倍以上大きい、LVDSドライバーを用いたド ライバ回路装置において、

前記LVDSドライバーにおける定電流源トランジスタ にバイアスを加えるバイアス回路を有し、このバイアス 回路は、前記LVDSドライバーの入力信号がアイドル 40 状態あるか否かの動作状態を検知することによって出力 するバイアスを変化させ、これにより前記信号電流の値 を制御することを特徴とするドライバ回路装置。

【請求項7】前記バイアス回路は、高圧側及び低圧側電 **源間に接続されたコントロールトランジスタと、このコ** ントロールトランジスタのコントロール端子に加えるコ ントロール信号を出力するコントロール信号出力回路と を有し、このコントロール回路において回路に接続され る抵抗の数を、前記動作状態に応じて変えることによ り、前記コントロール信号を変化させて前記バイアスを 50 位電源29および低電位電源30から電力の供給を受け

変化させ、これにより前記信号電流の値を制御する、請 求項6記載のドライバ回路装置。

【請求項8】前記バイアス回路は、高圧側及び低圧側電 源間に並列に接続された複数のコントロールユニットを 有し、前記各コントロールユニットは直列に接続された コントロールトランジスタとスイッチトランジスタとを 有し、前記動作状態に応じて前記各コントロールユニッ ト中の前記スイッチトランジスタのオン、オフを決め、 これにより前記バイアス回路から出力される前記バイア 10 スを変化させて前記信号電流の値を制御する、請求項6 のドライバ回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はドライバ回路装置に 係り、特に、高速小振幅インターフェースに用いられる ドライバ回路において、高速信号の伝送を実現するため の回路構成に関する。

[0002]

【従来の技術】近年、小振幅信号の高速伝送用のインタ ーフェースとしてLVDS (LowVoltage D ifferential Signals)が注目され ている。このLVDSは、IEEEの標準化小委員会の 1つであるP1596.3において標準化作業が進めら れている差動小振幅インターフェースの規格である。こ の規格は、文献「IEEE Draft Standa rd for Low-Voltage Differ ential Signals (LVDS) for Scalable Coherent Interfa ce (SCI) Draft 1.20 J (July 13, 1995) に詳述されるところのものであ

【0003】図5は、このLVDSインターフェースを 説明するための概念図である。

【0004】図において示すように、ドライバブロック 3とレシーバブロック4の間は、往路伝送線8と復路伝 送線9により結ばれている。往路伝送線8と復路伝送線 9は電気的特性が等しい、いわゆる平衡伝送路を形成し ており、この2本の伝送路により1つの信号の伝送を行 うことが大きな特徴となっている。

【0005】ドライバブロック3は、ドライバチップ1 を有し、入力端子10から信号入力を行うようになって いる。ドライバチップ1には高電位駆動抵抗5を介して 高電位電源14が接続され、低電位駆動抵抗6を介して 低電位電源15が接続されている。高電位駆動抵抗5の 抵抗値Ronは50Ω、低電位駆動抵抗6の抵抗値Polも 50Ω である。

【0006】レシーバブロック4は、差動増幅回路を構 成するレシーバチップ2を有し、出力端子12から信号 出力を行うようになっている。レシーバチップ2は高電

る。なお、レシーバチップ2の終端抵抗7の抵抗値Rt は 100Ω である。

【0007】また、往路伝送線8および復路伝送線9の インピーダンスZoはいずれも50Ωである。

【0008】以上述べたような構成において、ドライバ チップ1は入力端子10からの入力信号に基づいて、往 路伝送線8、復路伝送線9の間に電位差を生ずるような 差動信号を生成する。これに対して、レシーバチップ2 は往路伝送線8、復路伝送線9の間に生成された差動信 号をCMOSレベルに変換し、これを出力端子12から 10 出力する。

【0009】 LVDSの原理は、ドライバチップ1側で 発生した信号電流 Isを、往路伝送線8と復路伝送線9 の平衡伝送線と、レシーバチップ2個の終端抵抗7で形 成されるループに流すことにより、終端抵抗7の部分に 信号電圧を発生させて信号を伝送するものである。信号 の"1"、"0"は、信号電流 I sの流れる向きを切り 替えることにより識別させる。

【0010】以上のような構成によれば、ドライバチッ プ1に流れる電流はほぼ一定であり、往路伝送線8およ 20 び復路伝送線9を流れる信号電流 Isは、大きさは同じ で、向きが逆であるため、平衡伝送線全体の電流は "0"になるため、電流変動はほとんどない。

【0011】一方、レシーバチップ2も、電流切り替え 型のコンパレータを用いるならば、伝送系全体での電流 の変動はほとんど無いと考えてよい。

【0012】以上のような特性は、伝送系の電流変動に よって生ずるノイズが小さいことを意味しており、隣接 するポート間の伝送線どうしの干渉やLSI間の同時ス た高速信号の伝送に適している。

【0013】 ちなみに、LVDSにおいては、信号電流 Isは3mA程度であり、終端抵抗7の両端の電圧、つ まり信号振幅は300mV程度とされている。る。

【0014】さて、図5の構成において、ドライバブロ ック3は図6のような回路により実現できる。

【0015】図6において示すように、入力端子10か らの入力信号は、インバータ16を介して入力される。 インバータ16の出力は、トランジスタ50、51によ るバッファ回路を経て、インバータ19で反転されて、 トランジスタ52および57のゲートに入力される。イ ンバータ16の出力は、併せて、インバータ17、18 を通じて、非反転のままトランジスタ53および56の ゲートに入力される。なお、トランジスタ50、51に よるバッファ回路は、併行して信号が伝送されるインバ ータ17の時間遅れ分を補償するためのものである。

【0016】トランジスタ52、56のドレインはトラ ンジスタ54のドレインに接続される。 トランジスタ5 4はそのソースを高電位電源14に接続され、そのゲー トをバイアス入力端子21に接続される。

【0017】一方、トランジスタ53、57のソースは トランジスタ55のドレインに接続される。トランジス タ55はそのゲートを、そのドレインに接続され、ソー スを低電位電源15に接続される。

【0018】トランジスタ52のソースと、トランジス タ53のドレインは共通接続され、出力端子13に接続 される。出力端子13は、図5の往路伝送線8に接続さ れることになる。

【0019】一方、トランジスタ56のソースと、トラ ンジスタ57のドレインは共通接続され、出力端子13 Bに接続される。出力端子13Bは、図5の復路伝送線 9に接続されることになる。

【0020】以上の構成において、バイアス入力端子2 . 1にバイアスを与えられているトランジスタ54が、図 5における高電位駆動抵抗5の役割を果たし、トランジ スタ55が、図5におけるトランジスタ69の役割を果 たすことになる。

【0021】また、図5の構成において、レシーバブロ ック4は図7のような回路により実現できる。

【0022】図7に示すように、往路伝送線8に接続さ れる入力端子11はトランジスタ66のゲートに接続さ れる。一方、復路伝送線9に接続される入力端子11B はトランジスタ60のゲートに接続される。トランジス タ60、67のソースは、トランジスタ61ののドレイ ンに接続される。トランジスタ61のゲートは、バイア ス入力端子22に接続され、ソースは高電位電源29に 接続される。

【0023】トランジスタ60のドレインはトランジス タ62のソースとゲート、トランジスタ63のゲート、 イッチング干渉が小さいため、200MHz以上といっ 30 トランジスタ64のドレイン、およびトランジスタ59 のゲートに接続される。

> 【0024】トランジスタ66のドレインはトランジス タ65のソースとゲート、トランジスタ64のゲート、 トランジスタ63のドレイン、およびトランジスタ68 のゲートに接続される。

> 【0025】トランジスタ62、63、64、65、5 9、68のソースは、低電位電源30に接続される。

【0026】トランジスタ59のドレインは、トランジ スタ58のドレインおよびソースと、トランジスタ67 40 のゲートに接続される。一方、トランジスタ58のソー スは高電位電源29に接続される。

【0027】また、トランジスタ67のソースは高電位 電源29に接続され、トランジスタ67のドレインは、 トランジスタ68のドレインに接続される。 なお、トラ ンジスタ67、68のドレインは、出力端子12に接続 される。

【0028】また、図6、図7に示したドライバブロッ ク3およびレシーバブロック4では、それぞれの電流を 規定するために、電流バイアス回路が用いられている

50 が、その回路構成の一例を図8に示す。

【0029】さて、図8において、バイアス出力端子3 1は、トランジスタ73のゲート、ドレインと、トラン ジスタ74のドレインから導出される。トランジスタ7 3のソースは高電位電源に接続され、トランジスタ74 のソースは低電位電源に接続される。

【0030】トランジスタ74のゲートは、トランジス タ71のドレインおよび、トランジスタ72のドレイン とゲートに接続される。トランジスタ71のソースは高 電位電源に接続され、トランジスタ72のソースは低電 位電源に接続される。

【0031】トランジスタ71のゲートは、トランジス タ69のゲートとドレインに接続され、トランジスタ7 2のゲートはトランジスタ70のゲートに接続される。 トランジスタ69のソースは高電位電源に接続され、ト ランジスタ70のソースは、抵抗26を通じて、低電位 電源に接続される。

【0032】なお、図8の電流バイアス回路のバイアス 出力端子31からの出力信号は、図6のバイアス入力端 子21へのバイアス入力、図7のバイアス入力端子22 へのバイアス入力として用いられる。

[0033]

【発明が解決しようとする課題】さて、以上のような構 成においては、400MHz以上といった高速な信号を 伝送する場合、一般的に使用されるパッケージのピンに 付加している10pF前後の寄生容量ですら問題になっ てくる。つまり、このような寄生容量を駆動するには、 3~4 mA程度の信号電流のみでは不十分であり、信号 の周波数が高いと、高電位および低電位の電源電圧レベ ルまで十分な振幅を得られない。このため、信号レベル が、LVDSで規定されている300mV程度の振幅に 30 フルスィングしないうちに次のサイクルに推移してしま

【0034】つまり、レシーバ側では、信号を受信する 差動振幅は、直流的に予測される値よりも小さくなるた め、感度を上げるための特別な回路構成が必要になって くる。その結果、回路を構成するためのチップ面積が増 大したり、電流消費の増大が避けられない。

【0035】LVDSが想定しているようなバックプレ ーン伝送環境や、ゲーブル伝送環境においては、差動振 幅が200mV以下になってしまうような場合、外部か 40 らのノイズに耐えられなくなってしまう可能性が高い。 【0036】つまり、400MHz以上の高速信号の伝 送のためには、パッケージの寄生容量を充分高速に充放 電し、高速動作を実現し、交流的な差動振幅を確保する ための対策が必要とされている。

【0037】本発明は、上記のような従来技術の問題点 を解消し、LVDSインターフェースに用いられる定電 流駆動型ドライバにおいて、パッケージのピンに付加し ている寄生容量を充分に高速に充放電し、高速伝送動作 を確保し、レシーバが充分に受信できるようなAC的な 50 大周波数は、クロック周波数の半分であるため、問題と

差動振幅を実現できるドライバ回路装置を提供すること を目的とする。

[0038]

【課題を解決するための手段】上記目的を達成するため に、本発明のドライバ回路装置は、一対の伝送路に流れ る信号電流の向きを切り替えることにより信号を伝送す る送信回路と、前記送信回路の電流値を制御するための 定電流源と、前記定電流源の電流駆動力を、定電流源の 並列数を変えるように制御する、制御手段と、を備える 10 ことを特徴とするドライバ回路装置を提供するものであ る。

【0039】さらに、本発明のドライバ回路装置は、一 対の伝送路に流れる信号電流の向きを切り替えることに より信号を伝送する送信回路と、前記送信回路の電流値 を制御するための定電流源と、前記定電流源の電流駆動 力を、定電流源に与えるバイアスを変えることによって 制御する、制御手段と、を備えることを特徴とするドラ イバ回路装置を提供するものである。

[0040]

20 【発明の実施の形態】本発明の実施の形態を説明するに 先立ち、本発明を原理的な観点から説明する。

【0041】本発明のドライバ回路装置では、LVDS インターフェースに用いられる定電流駆動型ドライバに おいて、パッケージのピンに付加している寄生容量を充 分に高速に充放電するために、ドライバの信号電流を増 加させ、直流的な信号レベルを、差動振幅を予め規格を 外れた大きなものにしておき、高速動作を開始する際に は、AC的に規格に合致した信号レベルの差動振幅を保 証するように回路を構成する。一方、長サイクルにわた って信号の変化がない場合に備えて、信号電流を作って いる電流源またはバイアス回路に切り替え手段を設けて おき、電流量の増大を抑制する。

【0042】つまり、図4の説明図に示すように、高速 化のために信号電流を3mAの2倍の6mAとして供給 するようにしておく。その結果、ドライバのDCロウレ ベルであるVOLレベルはNMOSトランジスタによる 負荷素子なので、電流の増加によりそれ程大きなレベル の変動はないが、ドライバのDCハイレベルであるVO HレベルおよびドライバのDC差動振幅であるVOD

は、約2倍の600mA程度に増大する。

【0043】さて、図4の状態遷移を見ると、DCレベ ルからACレベルに移る時には、若干の遅延DELが発 生する。しかし、この状態遷移時の初期のクロック信号 を用いないようにすることにより、弊害を無くすことが できる。

【0044】また、信号停滞時間の大小により遷移時間 が異なる場合がある。これは、特にNRZ(Non-R eturn-Zero)のデータを伝送する場合に問題 となるが、このような形式のデータの場合、データの最 ならない。

【0045】さて、図4に示すような波形では、AC的 な差動最大振幅は、DC的に定義される振幅の約半分で あり、波形としては台形ではなく正弦波もしくは三角波 に近いものとなる。しかしながら、レシーバに用いられ るコンパレータがそれ程まで感度を上げる必要なしに受 信することができるため、高速化においては有効であ る。

【0046】さて、ドライバ側では、3mAの電流を6 mAに増大させる訳であるから、当然消費電力の増大と 10 いう問題が発生する。つまり、クロック信号が送信され ていないアイドル状態では、ドライバの直流電流6mA が無駄に流れていることになる。つまり、アイドル状態 では、信号を保持するために必要な最低限度の電流が流 れていればよく、高速クロック伝送時に必要な電流の半 分程度の電流でよい。この場合、全電流をカットすると いう方法も考えられるが、復帰の遅れのことや、レシー バ側に差動電位を与えておかないと動作不安定になるこ と、などを考えると得策ではない。

【0047】したがって、本発明においては、信号電流 20 の切り替え手段により、クロック伝送期間には高速駆動 力を保つために信号電流を増大させ、アイドル状態では 電流値を低減させるようにした。

【0048】以下、図面を参照しながら本発明の実施の 形態を説明する。

【0049】図1は、本発明の実施例1のドライバ回路 装置の回路図であり、特にドライバ回路の構成を例示す るものである。

【0050】図1の基本的な構成は、図6に示す構成と のバイアスをゲート入力とするトランジスタ54に直列 に、制御信号入力端子24からの制御信号をゲート入力 とするトランジスタ76を接続した点と、トランジスタ 54に並列にバイアス入力端子23からのバイアスをゲ ート入力とするトランジスタ75を配置し、さらにこの トランジスタ75に直列に、制御信号入力端子25から の制御信号をゲート入力とするトランジスタフフを接続 した点である。その他の構成は、図6と同様であるた め、説明は省略する。

るいは後述の図3)に示すような電流バイアス源からの バイアスをバイアス入力端子21、23に入力してお き、トランジスタ54、75により電流値を制限できる ようにしておく。

【0052】一方、トランジスタ76、77のゲートに 接続される制御信号入力端子24、25には、入力端子 10への信号の変動検出に基づく切り替え信号を与える ようにしておく。つまり、信号の変動がない場合は、ア イドル状態と判断して、トランジスタ76または77の

5に信号を与え、信号の変動がある場合は、高速クロッ ク伝送状態と判断して、トランジスタ76および77の 両方をONさせるべく、制御信号入力端子24、25に 信号を与える。

8

【0053】つまり、信号の変動の少ないアイドル状態 の場合、先にも述べたように、大きな駆動電流は必要な く、むしろ電力消費の低減のためには、少なければ少な いほどよい。この場合、制御信号入力端子24、25に より、トランジスタ76、77のいずれか一方だけを0 Nさせる。その結果、出力端子13、13Bに流れる信 号電流は、例えば、3 mAに制限され、アイドル状態で の電力消費を低減させることが可能になる。

【0054】一方、信号の変動が高速で行われる高速信 号伝送状態の場合、先にも述べたように、寄生容量を駆 動してなお充分な信号の振幅を得るためには、それなり の駆動電流が必要となってくる。この場合、制御信号入 力端子24、25により、トランジスタ76、77の両 方をONさせる。その結果、出力端子13、13Bに流 れる信号電流は、例えば、アイドル時の2倍の、6mA に制御されることになる。その結果、高速での確実な信 号の伝送が可能になる。

【0055】なお、このようなドライバ回路の構成は、 入力端子10および出力端子13、13Bに対応して1 対1で適用できるために、複数のポートを有するインタ ーフェースの場合、各ポート毎に制御可能である。

【0056】図2は、本発明の実施例2のドライバ回路 装置の回路図であり、特にバイアス回路の構成を例示す るものである。

【0057】図2の基本的な構成は、図8に示す構成と 同様であるが、異なるのは、バイアス入力端子21から 30 同様であるが、異なるのは、抵抗26と低電位電源の間 にトランジスタ78を直列に接続し、このトランジスタ 78のゲートに制御信号入力端子20から制御信号を与 えるようにした点と、抵抗26に並列に抵抗27を配置 し、更にこの抵抗27と低電位電源の間にトランジスタ 79を直列に接続し、このトランジスタ79のゲートに 制御信号入力端子28から制御信号を与えるようにした 点である。

【0058】以上述べたような構成において、このドラ イバ回路装置に用いられる電流バイアス源からのバイア 【0051】以上述べたような構成において、図8(あ 40 スは、図6(あるいは図1)に示すような構成のドライ バ回路に供給される。

【0059】一方、トランジスタ78、79のゲートに 接続される制御信号入力端子20、28には、図6の入 力端子10への信号の変動検出に基づく切り替え信号を 与えるようにしておく。 つまり、 信号の変動がない場合 は、アイドル状態と判断して、トランジスタ78または 79のいずれかをONさせるべく、制御信号入力端子2 0、28に信号を与え、信号の変動がある場合は、高速 クロック伝送状態と判断して、トランジスタ78および いずれかをONさせるべく、制御信号入力端子24、2 50 79の両方をONさせるべく、制御信号入力端子20、

28に信号を与える。その結果、バイアス出力端子31 から出力される電流バイアス値は、図6の構成における トランジスタ54の電流駆動力を変化させることができ る.

【0060】つまり、信号の変動の少ないアイドル状態 の場合、先にも述べたように、大きな駆動電流は必要な く、むしろ電力消費の低減のためには、少なければ少な いほどよい。この場合、制御信号入力端子20、28に より、トランジスタ78、79のいずれか一方だけを0 Nさせる。その結果、バイアス出力端子31から、図6 10 のバイアス入力端子21に与えられるバイアス値は、ト ランジスタ54に流れる電流値を小さく制限することに なる。結果として、図6のドライバ回路の出力端子1 3、13Bに流れる信号電流は、例えば、3mAに制限 され、アイドル状態での電力消費を低減させることが可 能になる。

【0061】一方、信号の変動が高速で行われる高速信 号伝送状態の場合、先にも述べたように、寄生容量を駆 動してなお充分な信号の振幅を得るためには、それなり の駆動電流が必要となってくる。この場合、制御信号入 20 力端子20、28により、トランジスタ78、79の両 方をONさせる。その結果、バイアス出力端子31か ら、図6のバイアス入力端子21に与えられるバイアス 値は、トランジスタ54に流れる電流値を大きく制御す ることになる。結果として、図6のドライバ回路の出力 端子13、13日に流れる信号電流は、例えば、アイド ル時の2倍の、6mAに制御されることになる。その結 果、高速での確実な信号の伝送が可能になる。

【0062】なお、このようなバイアス回路により電流 制御されるドライバ回路装置では、複数のボートを有す 30 ば少ないほどよい。この場合、制御信号入力端子32、 るインターフェースの場合、全てのポートに対して、共 通のバイアス回路により電流の制御が可能である。

【0063】図3は、本発明の実施例3のドライバ回路 装置の回路図であり、特にバイアス回路の構成を例示す るものである。

【0064】図3の基本的な構成は、図8に示す構成と 同様であるが、異なるのは、トランジスタ74と低電位 電源の間にトランジスタ80を直列に接続し、このトラ ンジスタ80のゲートに制御信号入力端子32から制御 信号を与えるようにした点と、トランジスタ74と並列 40 にトランジスタ81を配置し、更にこのトランジスタ8 1と低電位電源の間にトランジスタ82を直列に接続、 このトランジスタ82のゲートに制御信号入力端子33 から制御信号を与えるようにした点である。 なお、 図3 において、トランジスタ81、74のそれぞれには、ト ランジスタ72と同じ値の電流が流れる (ただし、これ は、トランジスタ81、74、72が同じ電流駆動能力 の場合である。駆動能力が異なるときには、その能力に 応じた比率で流れることになる。)。従って、トランジ スタ74のみのときに比べ、トランジスタ74,81に 50 ドライバ回路の出力端子13、13Bに流れる信号電流

10 共に電流が流れるときには、ノード31は2倍の電流駆 動力を有することになる。

【0065】以上述べたような構成において、このドラ イバ回路装置に用いられる電流バイアス源からのバイア スは、図6(あるいは図1)に示すような構成のドライ バ回路に供給される。

【0066】一方、トランジスタ80、82のゲートに 接続される制御信号入力端子32、33には、図6の入 力端子10への信号の変動検出に基づく切り替え信号を 与えるようにしておく。つまり、信号の変動がない場合 は、アイドル状態と判断して、トランジスタ80または 82のいずれかをONさせるべく、制御信号入力端子3 2、33に信号を与え、信号の変動がある場合は、高速 クロック伝送状態と判断して、トランジスタ80および 82の両方をONさせるべく、制御信号入力端子32、 33に信号を与える。その結果、バイアス出力端子31 から出力される電流バイアス値は、図6の構成における トランジスタ54の電流駆動力を変化させることができ

【0067】本実施例の構成では、バイアス出力端子3 1から図6のバイアス入力端子21を通じてトランジス タ54のゲートにバイアス電流を伝えるNMOSトラン ジスタの駆動力を、トランジスタ74、81の駆動個数 により変化させ、トランジスタ54の電流を切り替えよ うとするものである。

【0068】さて、以上のような構成において、図6の 入力端子10から入力される信号の変動の少ないアイド ル状態の場合、先にも述べたように、大きな駆動電流は 必要なく、むしろ電力消費の低減のためには、少なけれ 33により、トランジスタ80、82のいずれか一方だ けをONさせる。その結果、バイアス出力端子31か ら、図6のバイアス入力端子21に与えられるバイアス 値は、トランジスタ74、81のいずれか一方によるも のとなり、結果としてトランジスタ54に流れる電流値 を小さく制限することになる。したがって、図6のドラ イバ回路の出力端子13、13Bに流れる信号電流は、 例えば、3mAに制限され、アイドル状態での電力消費 を低減させることが可能になる。

【0069】一方、信号の変動が高速で行われる高速信 号伝送状態の場合、先にも述べたように、寄生容量を駆 動してなお充分な信号の振幅を得るためには、それなり の駆動電流が必要となってくる。この場合、制御信号入 力端子32、33により、トランジスタ80、82の両 方をONさせる。その結果、バイアス出力端子31か ら、図6のバイアス入力端子21に与えられるバイアス 値は、トランジスタ74、81の両方によるものとな り、結果としてトランジスタ54に流れる電流値が大き くなるように制御することになる。したがって、図6の 1 1

は、例えば、アイドル時の2倍の、6mAに制御される ことになる。その結果、高速での確実な信号の伝送が可 能になる。

【0070】なお、このようなバイアス回路により電流 制御されるドライバ回路装置では、複数のボートを有す るインターフェースの場合、全てのボートに対して、共 通のバイアス回路により電流の制御が可能である。

【0071】なお、図1~図3において、並列的に設けた回路の数を2としているが、これを図9~図11に示すようにnまで拡張することができる。以上に述べたところからわかるように、本発明は、図6の従来の回路に代えて図1又は図9の回路を用いることができるものである。また、図7の従来の回路に代えて図2又は図10の回路を用い、用いた回路を図6又は図1の回路に接続することができる。さらに、図8の従来の回路に代え図3又は図11の回路を用い、用いた回路を図6又は図1の回路に接続することができる。

[0072]


【発明の効果】以上述べたように、本発明のドライバ回路装置は、定電流駆動型のLVDSドライバにおいて、20 LVDS規格で定められた300mV程度の差動信号を作るに足りる信号電流よりも大きな信号電流により駆動力を高めてAC的な差動信号振幅を確保すると共にクロック伝送を行わないアイドル状態では信号電流をDC的にLVDSレベルとなるように制限するように構成したので、パッケージのピンの寄生容量を高速に充放電して、400MHz程度以上の高速信号の伝送を可能にすると共に、レシーバとして用いられるコンバレータの感度を著しく上げる必要を無くし、更に、ドライバ側の消費電力を必要に応じて制限することで消費電力を低減で30きるという効果がある。

【図面の簡単な説明】

【図1】本発明の実施例1のドライバ回路装置のドライバ回路の回路図である。

【図2】本発明の実施例2のドライバ回路装置のバイア ス回路の回路図である。

[図1]



12 【図3】本発明の実施例3のドライバ回路装置のバイア ス回路の回路図である。

【図4】本発明の実施例を説明するための信号の遷移状態の説明図である。

【図5】LVDSインターフェースを説明するための概念図である。

【図6】従来のドライバ回路装置のドライバ回路の回路 図である。

【図7】従来のドライバ回路装置のレシーバ回路の回路 図である。

【図8】従来のドライバ回路装置のバイアス回路の回路 図である。

【図9】図1の回路の変形例である。


【図10】図2の回路の変形例である。


【図11】図3の回路の変形例である。

【符号の説明】

- 1 ドライバチップ
- 2 レシーバチップ
- 3 ドライバブロック
- 20 4 レシーバブロッ ク
 - 5 高電位駆動抵抗
 - 6 低電位駆動抵抗
 - 7 終端抵抗
 - 8 往路伝送線
 - 9 復路伝送線
 - 10、11、11B 入力端子
 - 12、13、13B 出力端子
 - 14、29 高電位電源
 - 15 30 低電位電源
 - 0 16、17、18、19 インバータ
 - 20、24、25、28、32、33 制御信号入力端 子
 - 21、22、23 バイアス入力端子
 - 26、27 抵抗
 - 31 バイアス出力端子
 - 50~82 トランジスタ

【図2】





【図11】

